E. Bareiša, V. Jusas, K. Motiejūnas, and R. Šeinauskas, “Testing of FPGA Logic Cells”, ELEKTRON ELEKTROTECH, vol. 56, no. 7, Oct. 2004, doi: 10.5755/j02.eie.10847.