Bareiša, E., V. Jusas, K. Motiejūnas, and R. Šeinauskas. 2004. “Testing of FPGA Logic Cells”. Elektronika Ir Elektrotechnika 56 (7). https://eejournal.ktu.lt/index.php/elt/article/view/10847.