Bareiša, E., V. Jusas, K. Motiejūnas, and R. Šeinauskas. 2004. “Testing of FPGA Logic Cells”. Elektronika Ir Elektrotechnika 56 (7). https://doi.org/10.5755/j02.eie.10847.