ANDRIUKAITIS, D.; ANILIONIS, R. Etching Process Simulation in MOS Nanoscale Structures. Elektronika ir Elektrotechnika, [S. l.], v. 69, n. 5, p. 5-8, 2006. Disponível em: https://eejournal.ktu.lt/index.php/elt/article/view/10665. Acesso em: 24 apr. 2024.